• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992001332A1
    申请号:PCT/JP1991/000917
    申请日:1991-07-09
    公开日:1992-01-23
    发明作者:Yasuhito Takeuchi
    申请人:Yasuhito Takeuchi；
    IPC主号:H03D3-00
    专利说明:
    [0001] 明 細 書
    [0002] F M復調器
    [0003] (技術分野〉
    [0004] この発明は F M信号の復調器に鬨するもので、 特に被変調信号を直接ディジタル化 された語列の形で得る如く構成された F M復調器に閲する.
    [0005] (背景技術） ' 従来、 無線通信機などの I F最終段に続く F M検波回路は変調内容の目的信号をァ ナログ信号の形にて得ることが主流技術であり、 通信機自身が後段においてそれをデ イジタル化された形にて必要とする場合でもそこで一旦得られたアナログ信号を適当 に処理したのちに A Z D変換に付すという回り道をして目的を達していた。 一方では F Mキヤリャをカウンタ等にて直接カウントする、 いわゆるパルスカウント形の F M 復調器もあり、 これによれば姑息的ながらも一応直接ディジタル出力が得られるが、 被復調信号は I F最終段の出口においても狭帯域な性質を顴著に有するので、 定時力 ゥント値に対してその変化分として得られる目的信号の分解能とデータレートが最適 化され難く、 汎用されていない， また周期計測形の手法も同様な理由で汎用されてい ない。 これらのカウンタ形の F M復調器が実用的に動作し得るためには I F最終段の 出口における F Mの変調率が数十％程度以上にも及ぶ如くに更に低い I F周波数にダ ゥンコンパージョンに付す必要があり、 受信機の回路全休の複雑化に輪をかける結果 になり好ましくない，
    [0006] (発明の開示〉
    [0007] そこで本発明においては上記の回り道や難点を解決せんとするもので、 周波数依存 性位相差発生回路に続けて位相差比較回路を用いる所までは通常の F M復調回路と同 様にしつつ、 位相差比較回路の出力を平均化してアナログ信号の形の復調出力を得る 代りに、 これを平均化せずに定率のクロック信号によ り時間軸上で量子化し、 その結 果得られるパルス密度変調の形をした 2値信号をカウンタないしはディ シメーシヨ ン フィルタによ り並列ディ ジタル語列の形式に変換し、 目的信号を直接ディ ジタル語列 の形式にて得る事を特徴とする . この様な直接ディジタル復調回路の特徴とする所は 自明の如く、 処理手続きの段数の節減による部品点数や費用の節減、 小形化、 高信頼 化などばかりではなく、 本質的にアナログ段階を経由しないのでアナログ部品由来の 非直線歪、 オフセッ ト等の発生、 ゲインの変動、 ノイズの混入等が避けられる点であ る。
    [0008] (図面の簡単な説明）
    [0009] 唯一の図は本発明の実旌例の一例を示すブロック図である。 これにおいて、 各部は すべて本文中に説明されているが、 再掲すると以下の通りである。
    [0010] 入力端子
    [0011] 2——クオドラチユア同調回路、 ないし周波数依存性位相差発生回路
    [0012] 3——位相検波回路、 ないし 4象限乗算器
    [0013] 4—— 2値化器
    [0014] 5—— D型フリッァフロッァ
    [0015] 6——カウンタまたはデシメ一ションフィルタ
    [0016] 7— - --分周回路
    [0017] 8——ク口ック発生回路
    [0018] 9一一出力ポ—ト
    [0019] (発明を実施するための最良の^態〉
    [0020] 本発明の構成をさらに明確に述べると、 本発明は、 復調せんとする入力 F M信号を 分配されるクオドラチユア同調回路、 遅延線路、 注入同期期発信器ないし P L L等の 周波数依存性位相差発生手段と、 該周波数依存性位相差発生手段を経由した入力信号 と、 経由しない入力信号との間の位相差を比較する位相差比較手段と、 該位相差比較 手段の出力を平均化せずにパルス幅変調の形をした 2値信号と t r ^手段と、 該パ ルス幅変調 2值信号を参照クロック信号にて時間軸量子化してパルス密度変調の形を した信号とする手段と、 該クロックされたパルス密度変調信号の成すパルス列をカウ ントするカウント手段もしくは低域通過せしめるデシメーションフィルタ手段、 とを 有して成り、 該カウンタないしデシメーシヨンフィルタの出力において元の入力 F M 信号の変調内容をディジタル化された語列の形で得る如く構成されたことを特徴とす る F M復調器、 である。 以下図面を援用しつつ本発明の典型的な実施例の 1例について解説する . 尚、 これ はあくまで 1つの例であり、 本発明の主旨がこの実施例それ自身により拘束されるこ とはない。 経験者、 当業者ないし有識者ならば、 実施例には本発明の主旨の範囲内で 無数の変化形があり得ることは自明に理解され得るであろう。
    [0021] 開示される唯一の図において、 入力 子 1 には被復調 F M信号が到来する。 典型洌 と しては、 入力端子 1 に先行する回路は通常の I Fリ ミ ッタアンプであり、 ほぼ 2値 信号と見なせるように振幅制限された、 例えば 4 5 5 K H z ± 5 K H zとかいう仕様 の F M信号が与えちれる。 これは先ず直接に位相検波回路 3の一方の入力端子に入力 され、 また別の経路でクオドラチユア同調回路 2を経由して同じ位相検波回路の他方 の入力端子に入力される。 これら 2つの入力端子における信号の間にはクオドラチュ ァ同調回路 2の与える周波数依存性の位相差が発生する。 位相検波回路の瞬時出力と しては両信号の瞬時値の符号の積の符号を有するほぼ 2値的な信号が得られるので、 結果と して、 被復調信号の周波数に忠実に閲係づけられた変調度の ルス幅変調ない しはパルスデューティ —ファクター変調の形をしたほぼ 2値的な信号が得られる。 こ こで位相検波回路と しては 4象限乗算器ないし排他オアゲートが利用され、 またその 代用と して只のアンドゲートやオアゲー トもしくは D形フリップフロッァ等が適切な 回路配置により利用され得る。 F M検波回路の構成手法と してはこの様な手法は極く 常識的なものである。 公知の如くクオドラチユア同調回路を用いる代りに、 遅延線路 、 注入同期発信器、 P L L回路などを用いてもよい。 ここでは図中の要素 2と してあ らゆる周波数依存性位相差発生回路が利用され得る。
    [0022] しかし、 アナログ出力を与える通常の F M復調回路ではこの位相検波回路の出力の パルス幅変謁 2値信号をいきなり口—パスフィルタにより丸めてしまう事によりその デューティ ーファクタに対応するアナログ信号にするが、 本発明ではこれを丸めずに パルス密度変調信号と見なし、 以後の扱いを直接ディジタル信号処理に委ねる。 即ち 、 図の 4は 2値化回路で、 かかる主旨を徹底させるために位相検波回路の出力を完全 な 2値信号に変換する。 位相検波回路が完全に 2値動作の物ならばこれは省略してよ い。 続く 5は D形フリ ッアフロッァであり、 別途クロック発生回路 8から提供される クロック信号により上記の信号を時間軸上で量子化する。 即ち該クロックの立上がり の時点で 2値化回路 4の出力が論理値 1であればこのフリ ップフ口ッァの出力 Qはそ の時のクロックの 1の半サイクルだけ 1になり、 続く 0の半サイクルではリセッ トさ れて 0に戻る。 しかし該クロックの立上がりの時点で 2値化回路 4の出力が 0ならば 次のク πックサイクルまで 0であり続ける。
    [0023] ここでこのクロック信号の周波数は端子 1から入力される被復調信号の周波数よ り はるかに高く設定される， 例えば 4 5 5 Κ Η ζが被復調信号の周波数ならばこのクロ ックは 1 0ないし 2 0 M H z、 ないしは開連する ¾理素子がついてこれる範囲で更に 高く してもよい。 ここで時間軸上で置子化される桔果、 この D形フリ ップフロップの 出力にはクロックされたパルス密度変調信号が得られると理解される。
    [0024] 続く 6はカウンタもしくはデシメーシヨンフィルタであり、 かく して得られた 1回 線のパルス密度変調信号を受入れてこれを一定時間カウントするか、 もしくは 1語 1 ビッ トのディジタル信号語列とみなしてこれ-を低域通過せしめることにより、 より遅 いクロックレートの並列データとする。 例えばカウンタを用いる場合、 分周器 7によ りクロックを 2の 8乗分の 1すなわち 2 5 6分の 1に分周してカウント周期とすると 、 その周期の都度カウント値として最大 8ビッ トに及ぶ、 即ち語長として 8ビッ トの ディジタル信号語が得られる。 結果としてこのディジタル信号語の意味する所はその 期間中にて平均されたパルス密度、 即ち最初の被復調信号に変調されて乗っていた目 的信号の瞬時値である。 位相検波器の出力の段階で強制的に時間軸上で量子化されて いるにもかかわらず、 それによる量子化誤差はこのカウント周期にかんがみて発生確 立が平均化され、 実用上無害化されている。
    [0025] カウンタの代りにデシメ―シヨンフィルタを用いるならば量子化雑音の影響をさら に低滅でき、 また結果のデータレートを高く維持しつつ振幅分解能を向上させ得る。 デシメーションフィルタの入力機構をクロックされた取込み手順に従う様に構成して おけば、 先行する D形フリ ップフロップ 5のクロックの裏拍におけるリセッ トは省略 する事が出来る。 また適切な時間軸上の整合が得られればこの D形フリ ッアフロッァ 5自体を省略してもよい。 ここで適切なデシメーシヨンフィルタと しては、 丁度デル タシグマ形の A / D変換器の内部信号処理に使用される物と同様のものと考えること が出来る。 即ち該フィルタとは、 入力データ列が高速にクロックされた 1詰 1 ビッ ト の列で、 係数列は適切な階調性を持ち、 出力が応分に低速クロックに変換された所の トランスバーサルフィルタである„ この場合はその期間中にて重みづけ平均された入 力データ列の論理値の出現確立密度が、 即ち最初の被復調信号に変調されて枭つてい た目的信号の瞬時值が、 並列ディジタル語の形で得られる。 一方、 単なるカウンタも これを重みづけ係数がすべて 1の単純な区間平均化器と考えるならば、 それもまた 1 種のデシメーシヨ ンフ ィルタであると理解される。
    [0026] いずれにせよ出力端子列 9においては最初の被復調信号に変調されていた被変調目 的信号の瞬時値が刻々と並列ディジタル語の形で得られ、 図示せぬ後続のディジタル 信号処理系に引羝ぐにあたり従来^の様にアナログ信号と して復調されて得られた目 的信号を改めて A Z D変換に付すという行程を必要としない， また図の回路はクオド ラチユア同調回路の他は全体と して比較的簡素な C M 0 S等のディジタル集積回路と して作製される事ができる。 勿論先行すべき I Fリ ミ ッタアンァとともに集積化して も良い。
    [0027] 以上の説明で明らかにされた如く、 本発明によれば復調後の目的信号の取扱いがデ ィ ジタル的に行われる無線通信機ないし F Mラジオなどにおいて、 目的信号に閬して は中間的なアナログ段の一切出現しない様成を採用する事が出来、 装置の伝達閼数の 高精度化、 ドリフ ト、 オフセッ ト、 歪等の逍省、 部品点数の節滅、 回路椅成の簡素化 、 小型化、 高集積度化、 高信頼化、 低電力化などに益する所大である。 尚、 先の説明 で被復調信号の周波数 （ 4 5 5 K H zを例示した） とクロック発生器 8の発生するク ロックの周波数 （ 1 0ないし 2 0 M H zを例示した） との鬨係を、 後者が前者よりは るかに髙いと述べたが、 それは好ましい一例ではあるが必須の条件ではない。 即ち、 木発明の方式原理の上で必須な事は、 クロックと入力信号とが本質的に相鬨を持たな い事のみであり、 周波数が十分雜れていることはその適切な一例でしかない， かかる 如く相関を持たない場合においてのみ、 位相検波器の出力のパルス幅変調信号が別の クロックによりクロックされた形でその各論理值の出現頻度を忠実に伝達される事が 出来る。 換言すれば、 相関が、 つま り両者のビ- 卜が後続のデシメ—ションフィルタ (カウンタの場合も含む） により除去され得る様な、 目的信号よ りもはるかに高い周 波数においてのみ発生する事が許される。
    [0028] 以上、 本発明を実施するための最良と思われる実旃形態について説明したが、 本発 明の属する技術分野における通常の知識や経験を持つ者にとつては、 下記の請求範囲 を逸脱する事なく無数の変形実施例が着想せられ得る事は自明である。
    权利要求:
    Claims 請 求 の 範 囲
    1 . 復調せんとする入力 F Μ信号を分配されるクオドラチユア同調回路、 遅延線路 、 注入同期発信器ないし P L L等の周波数依存性位相差発生手段と、 該 J¾波数俵存性 位相差発生手段を経由した入力信号と、 轻由しない入力信号との間の位相差を比較す る位相差比較手段と、 該位相差比較手段の出力を平均化せずにパルス幅変調の形をし た 2値信号と して得る手段と、 該パルス幅変調 2値信号を参照クロック信号にて時間 軸量子化してパルス密度変調の形をした信号とする手段と、 該クロックされたパルス 密度変調信号の成すパルス列をカウントするカウント手段もしくは低域通過せしめる デシメ一シヨンフィルタ手段、 とを有して成り、 該カウンタないしデシメ一シヨンフ ィルタの出力において入力 F M信号の変調内容である目的信号をディジタル化された 語列の形で得る如く構成されたことを特徴とする F M復調器。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5101418A|1992-03-31|Digital time-multiplexed quadrature frequency upconverter
    CA1284361C|1991-05-21|Analog phase locked loop
    US4485347A|1984-11-27|Digital FSK demodulator
    CA1235754A|1988-04-26|Digital demodulator arrangement for quadraturesignals
    US4464771A|1984-08-07|Phase-locked loop circuit arrangement
    CA1182535A|1985-02-12|Synchronous receiver with analog high frequencysection and digital low frequency section
    US3571725A|1971-03-23|Multilevel signal transmission system
    US7230458B2|2007-06-12|Delta/sigma frequency discriminator
    US8498601B2|2013-07-30|Polar receiver using injection-locking technique
    US3980945A|1976-09-14|Digital communications system with immunity to frequency selective fading
    DE69938338T2|2009-04-02|Direct-digital-synthetisierer für winkelmodulation
    US5012494A|1991-04-30|Method and apparatus for clock recovery and data retiming for random NRZ data
    US6269135B1|2001-07-31|Digital phase discriminations based on frequency sampling
    US3980825A|1976-09-14|System for the transmission of split-phase Manchester coded bivalent information signals
    US4517519A|1985-05-14|FSK Demodulator employing a switched capacitor filter and period counters
    US5640428A|1997-06-17|Direct conversion receiver
    US5781588A|1998-07-14|FSK signal receiver
    JP4452410B2|2010-04-21|スプアを制限できる直接ディジタル周波数合成
    US4855894A|1989-08-08|Frequency converting apparatus
    EP0124332A2|1984-11-07|A double conversion tuner
    EP0616434A1|1994-09-21|Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en oeuvre dans ce récepteur
    US6301312B1|2001-10-09|Bandpass phase tracker with hilbert transformation before analog-to-digital conversion
    US4538119A|1985-08-27|Clock extraction circuit using an oscillator and phase-locked programmable divider
    US4584534A|1986-04-22|Method and apparatus for demodulating a carrier wave which is phase modulated by a subcarrier wave which is phase shift modulated by baseband signals
    US4122300A|1978-10-24|Data transmission system and application thereof to the transmission of analog signals and of data in a network with delta modulation
    同族专利:
    公开号 | 公开日
    JPH0470011A|1992-03-05|
    JP2618742B2|1997-06-11|
    US5204635A|1993-04-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1992-01-23| AK| Designated states|Kind code of ref document: A1 Designated state(s): SU US |
    1992-01-23| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]